新闻中心

千兆以太网介质转换器在LED显示屏传输系统中的应用

全彩LED显示屏也可以实现异步控制,借用电脑的前兆网口。LED显示屏是20世纪90年代出现的新型平板显示器件,由于其亮度高、画面清晰、色彩鲜艳而受到人们的欢迎。全彩LED显示屏利用三基色原理,通过红、绿、蓝3种LED发光的叠加,产生彩色效果;全彩LED显示屏每个单原色有8位灰度值,即单像素由24位RGB二进制数表示。LED控制系统的图像源一般为实时的数字信号,要实现流畅的视频显示,就要把高刷新频率的图像按照LED点阵对应的像素信号进行实时传输,当显示分辨率较大时,对传输系统带宽的需求是巨大的。以太网是生活中常见的网络标准,将现有的以太网技术应用于LED屏幕传输系统,既简化了系统设计难度、减少了设计周期,又有利于形成LED屏幕控制系统的传输标准。目前的千兆网LED控制系统限于使用单一传输介质,不能集合光纤远距离传输和双绞线组网低廉的优点。为了解决此类问题,本文通过研究千兆以太网[1]的相关协议,分析利用两种传输介质实现千兆以太网传输的异同,详细介绍了1000BASE-T,1000BASE-LX物理层信号的传输方式,设计了基于两种标准的介质转换器,并将其应用于LED传输系统。对FPGA主控制器的设计,主要分析了传输帧结构和图像数据的片内缓存方式。该系统在保证传输速率的前提下,节约了LED远距离实时传输系统的成本。

2 设计原理

2.1 千兆以太网

千兆以太网技术目前有两个标准:IEEE802.3z[2]和IEEE802.3ab。IEEE802.3z制定了光纤和短程铜线连接方案的标准,包括:1000BASE-LX、1000BASE-SX和1000BASE-CX。IEEE802.3ab制定了五类双绞线上较长距离连接方案的标准:1000BASE-T。本文选取1000BASE-LX 和1000BASE-T分别为光传输和双绞线传输的代表,讨论802.3z和802.3ab在LED传输系统中的应用以及它们之间的转换过程。

2.2 LED传输系统

双绞线传输的千兆网LED传输系统[3-5]结构如图1所示,其中数字视频接口从PC主机获得显示视频源;利用数据缓存部分实现了视频源与网络传输的速率匹配;发送端千兆网MAC层对数据进行封装,并构建了顶层传输控制协议;千兆网物理层完成数据的信道编解码、传输时钟的生成以及控制码元在物理信道上的传输;接收端物理层实现传输时钟的提取和信道解码;MAC层进行帧解包,并对数据进行检验;数据按区分配部分将图像数据源按照扫描系统[5-6]的需求分成小区域像素块,并送入扫描系统;扫描系统负责对LED驱动芯片的控制进行区域显示[7-8]。

利用光纤传输的千兆网LED传输系统结构与图1类似,具体的实现方法有所区别。两种传输介质分别在构网成本及远距离传输中具有较大优势,灵活的选取传输方式能够提高性价比,为了集合两种传输方式的优点,设计一种LED传输系统介质转换器是必要的。

3 设计思想

3.1 系统构成

千兆网介质转换器结构如图2所示。图像源数据通过两个RJ45接口进入系统,每个接口速率为1Gbit/s。网络变压器将双绞线上的信号转换为码元能够识别的格式。物理层分为3个子层[9],分别为物理编码子层(PCS)、物理介质连接子层(PMA)和物理介质依赖子层(PMD)。1000BASE-T物理层控制芯片实现的功能包括PMD子层的A/D转换功能;PMA子层的传输时钟恢复功能;以及PCS子层的维特比解码和去扰功能。在数据帧进入主控FPGA 前恢复出两路125M 时钟8bit数据信号。主控FPGA 完成MAC层的功能,将进入的两路数据分别进行一级解包并缓存,将数据以16bit为单位,组成新帧并加入控制信息后转入通用千兆收发器;进入收发器的数据首先经过光纤PCS子层的8B/10B编码,然后送入PMA子层完成并串转换,在经过相应的差分电平转换后进入PMA 子层,即SFP光模块,实现电光转换,并最终以光信号的方式传输于单模光纤。接收端的数据流方向完全相反,数据由光纤端进入,在主控FPGA内将以16bit为单位的帧重新解包并缓存,转换为两路8位帧信号后,按原始双绞线数据格式发回原接收系统。

3.2 1000BASE-T物理层

(1)与MAC层接口

通过GMII接口,接收来自控制器的8bit,125M 图像数据,或对物理层恢复好的传输数据上传至主控制器。

(2)发送端对数据加扰,接收端去扰当发送端的数据呈现某种周期性变化时,信号频率成分单一,容易受到串扰或干扰,例如,源端重复发送数据1010与1100,4对双绞线上的波形信号变化如图3所示,图中信号采用NRZ码,其原理为,遇信号“1”时,电平翻转,遇信号“0”时,电平不变。从图中可以看出左端全“1”的波形频率最高,且频率确定。通过对数据进行加扰,单个时钟周期内将不会传输固定频率信号,信号能量将分布在一定宽度的频率范围内,从而有效地白化了信号频率成分。这种模拟加入信号白噪声的传输方式,使双绞线间产生的串扰信号与传输数据不相关,接收端能够更容易地将数据信号与噪声信号区别开来。

(3)PAM5-4D电平转换

1000BASE-T将8bit数据分布在4对双绞线上,按PAM5信号进行传输。PAM5即事先在传输线上确定5种电平标准(-2,-1,0,1,2),每种电平表示2bit数据信息,当以125M 时钟频率传输此电平信号时,数据速率为250Mbit/s。其中,5个电平被分成(-1,1)和(-2,0,2)两组信号元,传输中保证了同一子组最小欧式距离[10]最大化和进入同一状态或离开同一状态的不同子组之间的欧氏距离最大化。第二级编码采用了4维8状态网格前向纠错Trellis[11]编码,在接收端采用Viterbi[12]解码,增加了传输纠错能力。

3.3 1000BASE-LX物理层

系统光纤传输物理层的构建包括8B/10B编码[12]、并串转换以及信号的电平转换。

(1)8B/10B编码是信道编码的一种,是将待传输的8位数据按一定的编码方式转换为10位数据进行传输的过程。8B/10B编码使数据流中连续的“0”或“1”的个数不超过5个,能够有效地避免因接收端时钟漂移引起的数据丢失;实现DC补偿和检错功能;并且能传输特定的控制字符。直流平衡代码的不平衡度是通过码字中“0”的个数减去“1”的个数计算得到的。8B/10B编码通过将8位数据拆分成3位和5位两组,分别对应10位中的4位和6位,编码后两组数据的位数均为偶数,因此两组的不平衡度取值为0、±2。

8B/10B编码将编码后每组不平衡度取值非0的码用两个码字表示,使整个编码后的码值不平衡度为0;且前码的后6位与后码的前4位不平衡度之和也为0,从而实现检错与DC平衡。

(2)并串转换

以光为载体传输电信号,通过单位码元周期内光的亮暗来表示二进制数据0或1。因此在数据进入光模块前需要对其进行串行化操作,以满足光的传输需求。

本设计中选择的光纤物理层芯片与MAC层的接口为16位数据总线。FPGA 主控制器通过125Mbit/s时钟向芯片输入16位待传输数据。经过双8B/10B编码器对数据的信道进行编码后,数据位数变为20位。芯片内部将输入的时钟倍频为20倍,并串转换后待传输数据以差分信号的方式串行输出至光模块。总传输速率为:125Mbit/s×20=2.5Gbit/s;

2.5Gbit/s×0.8=2Gbit/s;与1000BASE-T传输速率匹配。

(3)物理层芯片输出的差分电平为CML电平,光模块一般接收的电平标准为LVPECL,串行信号进入光模块之前需要进行相应的电平变换。转换过程中需要做到输入输出端的电平匹配、阻抗匹配和耦合方式的匹配。对LVPECL到CML的连接,设计中选取交流耦合方式,在LVPECL的两个输出端加入180Ω 对地偏置电阻,在信号通道上分别串入25 Ω 电阻,使LVPECL信号摆幅在CML接收范围内;对CML到LVPECL的连接,接收端需上拉2.7kΩ电阻,并下拉4.3kΩ 电阻,使CML电平在LVPECL的接收范围内。

3.4 主控FPGA设计

FPGA设计结构如图4所示。以1000BASE-T作接收端、1000BASE-LX作发送端为例,讨论主控FPGA的工作过程。

由1000BASE-T物理层送入FPGA 的数据信号为2组时钟为125M 的8位信号,数据帧内容包括:帧头、控制数据、图像数据以及帧尾;按8位二进制数据为1个字符,帧头含4个字符:分别为7C、D2、15和D8;控制数据2个字符:CON1、CON2包含当前帧的特定信息;每帧以256列24位RGB图像数据为传输内容,因此,转换为8位数据后共有768个字符,帧尾6个字符“0”,每帧共计780个字符。1000BASE-T的MAC层控制模块负责对数据帧进行监听,当其收到有效的帧头信号后,控制FIFO写控制模块开启相应的写使能信号,将有效图像数据写入FPGA片内对应的FIFO中。同时,控制FIFO读控制模块,将已经存储在FIFO 中的对应数据读出并送入1000BASE-LX的MAC层。图像数据在FPGA内部的存储采用“乒乓”操作的方式,设计中例化4个FIFO(位宽为8bit,深度为768),每2个为一组,当双口图像帧数据到来时,对2块FIFO(例如:IFO_A、FIFO_B)分别进行8位写操作;同时FIFO_C和FIFO_D中的数据被读出并组成一组16位数据。当下一帧图像数据到来时,则对FIFO_C和FIFO_D进行写入,对FIFO_A、FIFO_B进行读出。读写时钟均为125Mbit/s,双口8bit与单口16bit相匹配,并且每帧之间均有适当的间隙,保证FIFO 不会溢出。1000BASE-LX 的MAC层对从FIFO中读出的数据仍需要进行“打包”处理,来保证传输的有效性,帧结构构成与双绞线端相同,单位字符由8位变为16位。帧头4个字符为:557C、55D2、5515和55D8;控制信号[CON1_C,CON1_D]、[CON2_C,CON2_D](设

FIFO_C、FIFO_D正被读出)分别组成2个字符,

FIFO中的图像数据按相同位置进行组合,含768个字符,帧尾6个字符“0”,每帧仍然由780个字符组成。1000BASE-LX 的发送与1000BASE-T的接收过程同步,“打包”后的数据送入光纤物理层,经电光转换后光纤传输至远端,即实现了双绞线到光纤的介质转换。

在传输系统的另一端,可根据实际传输介质需求,将光信号直接加以利用或者重新转换为双绞线信号,1000BASE-LX 接收、1000BASE-T 发送时,数据流方向与上述过程相反,设计过程相同。

4 设计验证

1000BASE-T接收端的数据仿真如图5前两行所示,图中7C、D2、15、D8部分为帧头,00和34为控制数据,34表示当前传输的是第52帧(16进制34),00、01……为试验图像数据,以256(FF)为一个周期递增,768个数据字符刚好为3个循环周期,FE、FF 为数据尾部,00 为帧尾部分;1000BASE-LX的发送部分仿真如图5后两行所示,图中557C、55D2、5515、55D8部分为帧头,0000、3534为控制数据,表示相邻的53、52帧(16进制35、34),0000、0101……FEFE、FFFF为刚收到并转发的图像数据,帧尾为6个0000;从图中可以看出两个独立的1000BASE-T 数据帧成功实现了单帧1000BASE-LX的转发。

1000BASE-T MAC层FIFO 读写控制采样如图6所示(利用ALTERA的Signaltap获得)。图中P0_CLK 和P0_rxdv和P0_rxdata分别为1000BASE-T P0口的接收时钟、接收使能和8位数据信号,可以看出数据有效起始于7C、D2……处。P0_CON1和P0_CON2均为8位寄存器,实现控制信号的单独存储。每个FIFO在写入之前都会进行复位,防止前次读取操作未读空FIFO,造成数据残留,影响本次读取操作。fifo1_wen为FIFO_A写使能信号,与有效试验像素起始数据00对齐。P1部分各信号所代表的意义与P0一致;由于是两个独立数据帧,因此接收时钟、使能等所对应时序的起始位置可能有所不同,图中P0口与P1口相差半个时钟周期;fifo3_4_ren为FIFO_C、FIFO_D读使能信号,由P0_rxdv、P1_rxdv共同触发,实现对FIFO_C、FIFO_D的同时读取,读取的16位数据为fifo_data,直接送入1000BASE-LX MAC层进行封装成帧,并实现了实时转发。

5 结  论

介绍了千兆以太网1000BASE-T和1000BASELX标准的原理和具体的实现方法。通过物理层的对比,设计了介质转换系统,使双绞线与光纤的传输方式能够高效地应用于LED传输系统;对比相关千兆网介质转换器,本系统对传输帧进行MAC层解包及重新封装,将介质转换深入到了MAC层,控制指令单独缓存,区别于简单物理层数据帧转发,为后续屏体与控制主板间的路由设计方案提供了设计基础;对传输中的帧结构进行了分析,设计了与原传输系统兼容的数据格式,对每帧数据在FPGA控制器中进行缓存,增加了传输的稳定性,并与传输速率相匹配。1000BASET利用PAM5电平使双绞线单路传输有效速率达1Gbit/s;1000BASE-LX通过8B/10B编码,实际传输速率达2.5Gbit/s,有效速率为2Gbit/s,实现了与双路双绞线的匹配。试验结果表明,将介质转换器应用于LED传输系统,可以提高LED

传输系统的互联灵活性,在保证传输距离的情况下减少了构网成本;同时,该转换器对于视频类信号源远距离传输具有实际的借鉴意义。

BACK